## Практические работы

Практические работы №№1-7 выполняются на платформе Electronics Workbench (бесплатное свободное ПО, далее – EWB). Например, <u>https://soft.sibnet.ru/soft/25729-electronic-workbench-5-12/</u>

	Подробно		Предыдущие версии		
Общие	Совм	естимость	Безопасность		
ип файла:	Приложение	(EXE)			
Гип файла:	Приложение	(.EXE)			

Рис. 1 Исполнительный файл EWB

1. Пользуясь платформой EWB, студенту нужно нарисовать функциональные схемы, указанные ниже в описании заданий к Практическим работам №№1-7 (используется следующее пособие – Доморацкий Е. П. Архитектура компьютерных систем: Практикум по схемотехническому моделированию: учебное пособие. – М.: Финансовый университет, 2015. – 128 с.);

2. В результате выполнения заданий студенту нужно добиться индикаторов/светодиодов/7состояний реализации всех возможных («прозрачные» «красные» индикатора И кружки, сегментного шестнадцатеричные цифры и буквы на схемах). В отчетах преподавателю студентом предъявляются два варианта индикаций, как продемонстрировано ниже.

## Практическая работа №1-2

# 1. Исследование логического элемента «И-НЕ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «И-НЕ» и функциональная схема стенда для его исследования представлены на рис. 1 (выключенный индикатор), рис. 2 (включенный индикатор).



Рис. 1 Функциональная схема стенда для элемента «И-НЕ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (выключен)



Рис. 2 Функциональная схема стенда для элемента «И-НЕ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (включен)

2. Исследование логического элемента «ИЛИ-НЕ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «ИЛИ-НЕ» и функциональная схема стенда для его исследования представлены на рис. 3 (выключенный индикатор), рис. 4 (включенный индикатор).



Рис. 3 Функциональная схема стенда для элемента «ИЛИ-НЕ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (выключен)



Рис. 4 Функциональная схема стенда для элемента «ИЛИ-НЕ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (включен)

## 3. Исследование логического элемента «И» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «И» и функциональная схема стенда для его исследования представлены на рис. 5 (выключенный индикатор), рис. 6 (включенный индикатор).



Рис. 5 Функциональная схема стенда для элемента «И»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (выключен)



Рис. 6 Функциональная схема стенда для элемента «И»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (включен)

## 4. Исследование логического элемента «ИЛИ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «ИЛИ» и функциональная схема стенда для его исследования представлены на рис. 7 (выключенный индикатор), рис. 8 (включенный индикатор).



Рис. 7 Функциональная схема стенда для элемента «ИЛИ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (выключен)



Рис. 8 Функциональная схема стенда для элемента «ИЛИ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (включен)

## 5. Исследование логического элемента «Исключающее ИЛИ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «Исключающее ИЛИ» и функциональная схема стенда для его исследования представлены на рис. 9 (выключенный индикатор), рис. 10 (включенный индикатор).



Рис. 9 Функциональная схема стенда для элемента «Исключающее ИЛИ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (выключен)



Рис. 10 Функциональная схема стенда для элемента «Исключающее ИЛИ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (включен)

## 6. Исследование логического элемента «Исключающее ИЛИ-НЕ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «Исключающее ИЛИ-НЕ» и функциональная схема стенда для его исследования представлены на рис. 11 (выключенный индикатор), рис. 12 (включенный индикатор).



Рис. 11 Функциональная схема стенда для элемента «Исключающее ИЛИ-НЕ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (выключен)



Рис. 12 Функциональная схема стенда для элемента «Исключающее ИЛИ-НЕ»: [1], [2] – ключи переключения входных сигналов; 3 – индикатор выходного сигнала (включен)

## 7. Исследование логического элемента «ЧЕТНОСТЬ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «ЧЕТНОСТЬ» и функциональная схема стенда для его исследования представлены на рис. 13 (выключенный индикатор), рис. 14 (включенный индикатор).



Рис. 13 Функциональная схема стенда для элемента «ЧЕТНОСТЬ»: [1], [2], [3] – ключи переключения входных сигналов; 4 – индикатор выходного сигнала (выключен)



Рис. 14 Функциональная схема стенда для элемента «ЧЕТНОСТЬ»: [1], [2], [3] – ключи переключения входных сигналов; 4 – индикатор выходного сигнала (включен)

8. Исследование логического элемента «СРАВНЕНИЕ» для положительной логики.

Условное графическое обозначение компьютерной модели элемента «СРАВНЕНИЕ» и функциональная схема стенда для его исследования представлены на рис. 15 (выключенный индикатор), рис. 16 (включенный индикатор).



Рис. 15 Функциональная схема стенда для элемента «СРАВНЕНИЕ»: [1], [2], [3], [4] – ключи переключения входных сигналов; 5 – индикатор выходного сигнала (выключен)



Рис. 16 Функциональная схема стенда для элемента «СРАВНЕНИЕ»: [1], [2], [3], [4] – ключи переключения входных сигналов; 5 – индикатор выходного сигнала (включен)

#### Задания

Подайте на входы все возможные комбинации уровней входных сигналов и наблюдая уровни сигналов на выходе с помощью логических пробников, заполните таблицу истинности логической схемы. По таблице составьте аналитическое выражение логической функции.

Задание 1 Выполните для логического элемента «И-НЕ». Задание 2 Выполните для логического элемента «ИЛИ-НЕ». Задание 3 Выполните для логического элемента «И». Задание 4 Выполните для логического элемента «ИЛИ». Задание 5 Выполните для логического элемента «Исключающее ИЛИ». Задание 6 Выполните для логического элемента «Исключающее ИЛИ-НЕ». Задание 7 Выполните для логического элемента «ЧЕТНОСТЬ». Задание 8 Выполните для логического элемента «СРАВНЕНИЕ».

## Практическая работа №3

## 1. Исследование шифратора.

Структурная и функциональная схемы компьютерной модели стенда для исследования шифратора приведены на рис. 1 (1 состояние), рис. 2 (2 состояние) и рис. 3.



Рис. 1 Функциональная схема стенда шифратора: [0]-[7] – переключатели и индикаторы входных значений сигналов; БИ – 7-сегментный индикатор

выходных значений; 0-7 – информационные входы шифратора; A0, A1, A2 – информационные выходы шифратора (1 состояние)



Рис. 2 Функциональная схема стенда шифратора: [0]-[7] – переключатели и индикаторы входных значений сигналов; БИ – 7-сегментный индикатор выходных значений; 0-7 – информационные входы шифратора; A0, A1, A2 – информационные выходы шифратора (2 состояние)



Рис. 3 Структурная схема стенда шифратора

## 2. Исследование дешифратора.

Структурная и функциональная схемы компьютерной модели стенда для исследования дешифратора приведены на рис. 3 (1 состояние), рис. 4 (2 состояние) и рис. 3.



Рис. 3 Функциональная схема стенда дешифратора: [A], [B], [C] – переключатели входных значений; БИ – 7-сегментный индикатор входных значений; 0-7 – индикаторы логических уровней выходных значений; A, B, C – входы дешифратора (двоичный код); О0-О7 – информационные выходы дешифратора (1 состояние)



Рис. 4 Функциональная схема стенда дешифратора: [A], [B], [C] – переключатели входных значений; БИ – 7-сегментный индикатор входных значений; 0-7 – индикаторы логических уровней выходных значений; A, B, C – входы дешифратора (двоичный код); О0-О7 – информационные выходы дешифратора (2 состояние)



Рис. 3 Структурная схема стенда дешифратора

## 3. Исследование мультиплексора.

Структурная и функциональная схемы компьютерной модели стенда для исследования мультиплексора приведены на рис. 5 (1 состояние), рис. 6 (2 состояние).



Рис. 5 Функциональная схема стенда мультиплексора: 0-7 – переключатели и индикаторы значений входных шин; А, В, С – адресные входы (С – старший);

БИ – 7-сегментный индикатор кода адреса; G – инверсный вход сброса мультиплексора; Y – индикатор логического уровня выходного сигнала; W – индикатор логического уровня инверсного выходного сигнала (1 состояние)



Рис. 6 Функциональная схема стенда мультиплексора: 0-7 – переключатели и индикаторы значений входных шин; А, В, С – адресные входы (С – старший);

БИ – 7-сегментный индикатор кода адреса; G – инверсный вход сброса мультиплексора; Y – индикатор логического уровня выходного сигнала; W – индикатор логического уровня инверсного выходного сигнала (2 состояние)

#### 4. Исследование демультиплексора.

Структурная и функциональная схемы компьютерной модели стенда для исследования демультиплексора приведены на рис. 7 (1 состояние), рис. 8 (2 состояние) и на рис. 3.



Рис. 7 Функциональная схема стенда демультиплексора: G – информационный вход (инверсный); A, B, C – адресные входы (C – старший); БИ – 7сегментный индикатор кода адреса; 0-7 – индикаторый инверсных выходных шин (1 состояние)



Рис. 8 Функциональная схема стенда демультиплексора: G – информационный вход (инверсный); A, B, C – адресные входы (C – старший); БИ – 7сегментный индикатор кода адреса; 0-7 – индикаторый инверсных выходных шин (2 состояние)

## Задания

## Задание 1 (шифратор)

- 1. Включите схему.
- 2. Синхроимпульсы подавайте с помощью переключения ключей.

3. Нажмите клавиши 0, 1, 2, ..., 7, чтобы с помощью ключей подать на входы шифратора сигналы 11111110 соответственно.

4. Посмотрите на результат выполнения операции, который будет отображен на блоке индикации БИ. Если вы все правильно сделали, то должна высветиться цифра 7.

## Задание 2 (шифратор)

1. Включите схему.

2. Синхроимпульсы подавайте с помощью переключения ключей.

3. Нажмите клавиши 0, 1, 2, ..., 7, чтобы с помощью ключей подать на входы шифратора сигналы 11111011 соответственно.

4. Посмотрите на результат выполнения операции, который будет отображен на блоке индикации БИ. Если вы все правильно сделали, то должна высветиться цифра 5.

## Задание 3 (дешифратор)

1. Включите схему.

2. Нажмите клавиши А, В, С, чтобы с помощью ключей подать на входы дешифратора сигналы 110 соответственно.

3. Посмотрите на результат выполнения операции, который будет отображен на пробниках 0-7. Если вы все правильно сделали, то должны высветиться значения 00010000.

## Задание 4 (дешифратор)

1. Включите схему.

2. Нажмите клавиши А, В, С, чтобы с помощью ключей подать на входы дешифратора сигналы 111 соответственно.

3. Посмотрите на результат выполнения операции, который будет отображен на пробниках 0-7. Если вы все правильно сделали, то должны высветиться значения 00000001.

## Задание 5 (мультиплексор)

- 1. Включите схему.
- 2. Нажмите на клавишу G, чтобы подать на вход «0».

3. Нажмите клавиши А, В, С, чтобы подать на входы мультиплексора сигналы 111 соответственно.

4. Нажмите клавишу 7, чтобы подать на вход «1».

5. Посмотрите на результат выполнения операции, который будет отображен на пробниках W и Y. Если вы все правильно сделали, то должны высветиться значения «0» и «1» соответственно.

## Задание 6 (мультиплексор)

- 1. Включите схему.
- 2. Нажмите на клавишу G, чтобы подать на вход «0».

3. Нажмите клавиши А, В, С, чтобы подать на входы мультиплексора сигналы 101 соответственно.

4. Нажмите клавишу 5, чтобы подать на вход «0».

5. Посмотрите на результат выполнения операции, который будет отображен на пробниках W и Y. Если вы все правильно сделали, то должны высветиться значения «1» и «0» соответственно.

## Задание 7 (демультиплексор)

1. Включите схему.

2. Нажмите на клавишу G, чтобы подать на вход «0».

3. Нажмите клавиши А, В, С, чтобы подать на входы демультиплексора сигналы 101 соответственно.

4. Посмотрите на результат выполнения операции, который будет отображен на пробниках 0-7. Если вы все правильно сделали, то должны высветиться значения 11111011 соответственно.

## Практическая работа №4

## 1. Одноразрядный полусумматор.

Функциональная схема компьютерной модели стенда для исследования одноразрядного полусумматора приведена на рис. 1 (1 состояние) и рис. 2 (2 состояние)



Рис. 1 Функциональная схема стенда одноразрядного полусумматора: [1], [2] – переключатели и индикаторы входных значений сигналов; SUM – результат вычисления; Carry – индикация единицы переноса (1 состояние)



Рис. 2 Функциональная схема стенда одноразрядного полусумматора: [1], [2] – переключатели и индикаторы входных значений сигналов; SUM – результат вычисления; Carry – индикация единицы переноса (2 состояние)

2. Одноразрядный сумматор.

Функциональная схема компьютерной модели стенда для исследования одноразрядного сумматора приведена на рис. 3 (1 состояние) и рис. 4 (2 состояние)



Рис. 3 Функциональная схема стенда одноразрядного сумматора: [1], [2] – переключатели и индикаторы входных значений сигналов; [3] – переключатель и индикатор входного значения переноса из младшего разряда; SUM – результат вычисления; Carry – индикация единицы переноса в старший разряд (1 состояние)



Рис. 4 Функциональная схема стенда одноразрядного сумматора: [1], [2] – переключатели и индикаторы входных значений сигналов; [3] –

переключатель и индикатор входного значения переноса из младшего разряда; SUM – результат вычисления; Carry – индикация единицы переноса в старший разряд (2 состояние)

## 3. Четырехразрядный сумматор.

Функциональная схема компьютерной модели стенда для исследования четырехразрядного сумматора приведена на рис. 5 (1 состояние) и рис. 6 (2 состояние)



Рис. 5 Функциональная схема стенда четырехразрядного сумматора: [1]-[4] – переключатели разрядов первого операнда (1 – младший разряд); [5] – [8] – переключатели разрядов второго операнда (5 – младший разряд); БИ-1, БИ-2 – индикация соответственно первого и второго операнда; БИ-3, БИ-4 – результат суммирования двух четырехразрядных операндов (1 состояние)



Рис. 6 Функциональная схема стенда четырехразрядного сумматора: [1]-[4] – переключатели разрядов первого операнда (1 – младший разряд); [5] – [8] – переключатели разрядов второго операнда (5 – младший разряд); БИ-1, БИ-2 – индикация соответственно первого и второго операнда; БИ-3, БИ-4 – результат суммирования двух четырехразрядных операндов (2 состояние)

#### 4. Накапливающий сумматор.

Функциональная схема компьютерной модели стенда для исследования накапливающего сумматора приведена на рис. 7 (1 состояние) и рис. 8 (2 состояние)



Рис. 7 Функциональная схема стенда накапливающего сумматора: [1]-[4] – переключатели и индикаторы разрядов входного операнда (1 – младший разряд); БИ-1 – индикация входного операнда; Space – подача на регистр 74173 тактового импульса для записи в него числа; БИ-2 – индикация записанного в регистр числа (выходного операнда); 4\_bit\_sm – четырехразрядный сумматор; БИ-3, БИ-4 – результат суммирования двух четырехразрядных операндов (1 состояние)



Рис. 8 Функциональная схема стенда накапливающего сумматора: [1]-[4] – переключатели и индикаторы разрядов входного операнда (1 – младший разряд); БИ-1 – индикация входного операнда; Space – подача на регистр 74173 тактового импульса для записи в него числа; БИ-2 – индикация записанного в регистр числа (выходного операнда); 4\_bit\_sm – четырехразрядный сумматор; БИ-3, БИ-4 – результат суммирования двух четырехразрядных операндов (2 состояние)

#### Задания

Задание 1 (исследование одноразрядного полусумматора)

Подайте на входы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на выходе с помощью логических пробников, заполните таблицу истинности логической схемы.

### Задание 2 (исследование одноразрядного сумматора)

Подайте на входы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на выходе с помощью логических пробников, заполните таблицу истинности логической схемы.

Задание 3 (исследование четырехразрядного сумматора)

1. Включите схему.

2. Нажмите на клавиши 1-4 и 5-8, чтобы с помощью ключей подать на входы сумматора сигналы 0011 для первого операнда и 0001 для второго операнда.

3. На индикаторах БИ-1 и БИ-2 появятся значения 3 и 1 соответственно.

4. На индикаторах БИ-3 и БИ-4 появится результат суммирования 04.

## Задание 4 (исследование накапливающего сумматора)

1. Включите схему.

2. Нажмите на клавиши 1-4, чтобы с помощью ключей подать на входы сумматора сигналы 0011 для первого операнда.

На индикаторе БИ-1 появятся значения 3, а на индикаторах БИ-3 и БИ-4 – результат суммирования 03.

3. Нажмите клавишу «пробел», записав тем самым значение с выхода БИ-4 в БИ-2.

4. Нажмите клавишу «пробел», выключив тем самым запись в регистр (режим хранения).

5. Нажмите клавиши 1-4, чтобы с помощью ключей подать на входы сумматора сигналы 1111 для первого операнда.

6. Посмотрите на результат выполнения операции. Если вы все правильно сделали, то на индикаторах БИ-3 и БИ-4 появится результат вычисления, равный 12.

## Практическая работа №5

## 1. Исследование RS-триггера.

Функциональная схема компьютерной модели стенда для исследования асинхронного RS-триггера приведена на рисунках 1 (1 состояние), 2 (2 состояние)



Рис. 1 Функциональная схема стенда асинхронного RS-триггера: [1],[2] – переключатели и индикаторы входных сигналов; 3,4 – индикаторы выходных сигналов (прямой и инверсный соответственно) (1 состояние)



Рис. 2 Функциональная схема стенда асинхронного RS-триггера: [1],[2] – переключатели и индикаторы входных сигналов; 3,4 – индикаторы выходных сигналов (прямой и инверсный соответственно) (2 состояние)

Функциональная схема для исследования синхронного RS-триггера приведена на рисунках 3 (1 состояние), 4 (2 состояние)



Рис. 3 Функциональная схема стенда синхронного RS-триггера: [1],[2],[3] – переключатели и индикаторы входных сигналов; 4, 5 – индикаторы выходных сигналов (прямой и инверсный соответственно); для синхронного RS-триггера (построенного на основе JK-триггера): J – установка логической единицы (S), К – установка логического нуля (R) (1 состояние)



Рис. 4 Функциональная схема стенда синхронного RS-триггера: [1],[2],[3] – переключатели и индикаторы входных сигналов; 4, 5 – индикаторы выходных сигналов (прямой и инверсный соответственно); для синхронного RS-триггера (построенного на основе JK-триггера): J – установка логической единицы (S), К – установка логического нуля (R) (2 состояние)

#### 2. Исследование D-триггера.

Функциональная схема компьютерной модели стенда для исследования синхронного D-триггера приведена на рисунках 5 (1 состояние), 6 (2 состояние)



Рис. 5 Функциональная схема стенда синхронного D-триггера: [1],[2] – переключатели и индикаторы входных сигналов; 3,4 – индикаторы выходных сигналов (прямой и инверсный соответственно); для D-триггера: D – информационный вход, Q, Q' – выходы прямой и инверсный соответственно (1 состояние)



Рис. 6 Функциональная схема стенда синхронного D-триггера: [1],[2] – переключатели и индикаторы входных сигналов; 3,4 – индикаторы выходных сигналов (прямой и инверсный соответственно); для D-триггера: D – информационный вход, Q, Q' – выходы прямой и инверсный соответственно (1 состояние)

#### 3. Исследование асинхронного Т-триггера.

Функциональная схема компьютерной модели стенда для исследования асинхронного Т-триггера приведена на рисунках 7 (1 состояние), 8 (2 состояние)



Рис. 7 Функциональная схема стенда асинхронного Т-триггера: Space – переключатель и индикатор входного сигнала (клавиша «пробел»); Q, nQ – индикаторы выходного сигнала (прямой и инверсный соответственно); Т – триггер, строящийся на основе D-триггера; Q, Q' – выходы прямой и инверсный соответственно (1 состояние)



Рис. 8 Функциональная схема стенда асинхронного Т-триггера: Space – переключатель и индикатор входного сигнала (клавиша «пробел»); Q, nQ – индикаторы выходного сигнала (прямой и инверсный соответственно); Т – триггер, строящийся на основе D-триггера; Q, Q' – выходы прямой и инверсный соответственно (2 состояние)

#### 4. Исследование синхронного ЈК-триггера.

Функциональная схема компьютерной модели стенда для исследования синхронного JK-триггера приведена на рисунках 9 (1 состояние), 10 (2 состояние)



Рис. 9 Функциональная схема стенда синхронного JK-триггера: [1]-[4] – переключатели и индикаторы входного сигнала; Q, nQ – индикаторы выходного сигнала (прямой и инверсный соответственно); J, K – информационные входы; ввод сверху – асинхронная предустановка триггера в единичное состояние (Q = 1) вне зависимости от состояния сигналов на входах; вход внизу – асинхронная предустановка в нулевое состояние (Q = 0); Q, Q' – выходы прямой и инверсный соответственно (1 состояние)



Рис. 10 Функциональная схема стенда синхронного JK-триггера: [1]-[4] – переключатели и индикаторы входного сигнала; Q, nQ – индикаторы выходного сигнала (прямой и инверсный соответственно); J, K – информационные входы; ввод сверху – асинхронная предустановка триггера в единичное состояние (Q = 1) вне зависимости от состояния сигналов на входах; вход внизу – асинхронная предустановка в нулевое состояние (Q = 0); Q, Q' – выходы прямой и инверсный соответственно (2 состояние)

#### Задания

Подайте на входы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на выходе с помощью логических пробников, заполните таблицу истоинности логической схемы. По таблице составьте аналитическое выражение логической функции.

Задание 1. Выполните для RS-триггера.

Задание 2. Выполните для D-триггера.

Задание 3. Выполните для Т-триггера.

#### Задание 4.

Выполните для ЈК-триггера.

#### Практическая работа №6

Функциональная схема компьютерной модели стенда для исследования универсального регистра приведена на рисунках 1, 2.



Рис. 1. Функциональная схема стенда универсального регистра (1 состояние): К1, К2, К3, К4 – переключатели значения входов А, В, С, D (клавиши 1, 2, 3, 4); К5 – переключатель значения SR (клавиша 5) – информационный вход для последовательного сдвига вправо (влево); К6 – переключатель значения SL (клавиша 6); К7 – вход SO (клавиша 7); К8 – вход S1 (клавиша 8); CLK – вход синхро-сигналов; CLR – инверсный вход сброса регистра (клавиша «пробел»); QA, QB, QC, QD – информационные выходы регистра; I1, I2, I3, I4 – индикаторы выходов; БИ-1 – блок индикации входных сигналов; БИ-2 – блок индикации выходных сигналов



Рис. 2. Функциональная схема стенда универсального регистра (2 состояние): К1, К2, К3, К4 – переключатели значения входов А, В, С, D (клавиши 1, 2, 3, 4); К5 – переключатель значения SR (клавиша 5) – информационный вход для последовательного сдвига вправо (влево); К6 – переключатель значения SL (клавиша 6); К7 – вход SO (клавиша 7); К8 – вход S1 (клавиша 8); CLK – вход синхро-сигналов; CLR – инверсный вход сброса регистра (клавиша «пробел»); QA, QB, QC, QD – информационные выходы регистра; I1, I2, I3, I4 – индикаторы выходов; БИ-1 – блок индикации входных сигналов; БИ-2 – блок индикации выходных сигналов

#### Задания

Задание 1 (режим записи и хранения информации)

1. Подайте на вход CLR сигнал «1» - запрещение сброса.

2. Нажмите клавиши 7 и 8, чтобы с помощью ключей К7 и К8 подать на входы S0 и S1 сигналы «1» и «1» соответственно, - задайте режим записи в регистр.

3. Нажмите клавиши 1, 2, 3, 4, чтобы с помощью ключей К1, К2, К3, К4 подать на входы А, В, С, D сигналы кода 0101 соответственно. При этом на индикаторе БИ-1 будет показано введенное значение – 5.

4. Посмотрите на результат выполнения операции – число в шестнадцатеричном коде, которое высветится на четырехразрядном индикаторе БИ-2. Если вы все правильно сделали, то должна высветиться цифра 5.

### Задание 2 (режим сдвига информации влево)

1. Подайте на вход CLR сигнал «0» - сброс регистра.

2. Нажмите клавиши 7 и 8, чтобы с помощью ключей К7 и К8 подать на входы S0 и S1 сигналы «0» и «1» соответственно, - задайте режим сдвига информации влево.

3. Нажмите клавиши 1, 2, 3, 4, чтобы с помощью ключей К1, К2, К3, К4 подать на входы А, В, С, D сигналы кода 0001 соответственно. При этом на индикаторе БИ-1 будет показано введенное значение – 1.

4. Нажмите клавишу 5, чтобы подать на вход SR сигнал «1».

5. Подайте на вход CLR сигнал «1» - запрещение сброса (регистр стал свдиговым влево с записью 1 при сдвиге).

6. Посмотрите на результат выполнения операции – число в шестнадцатеричном коде, которое высветится на четырехразрядном индикаторе БИ-2. Если вы все правильно сделали, то должна высветиться цифра F и индикаторы I1, I2, I3, I4 будут включены.

#### Задание 3 (режим сдвига информации вправо)

1. Подайте на вход CLR сигнал «0» - сброс регистра.

2. Нажмите клавиши 7 и 8, чтобы с помощью ключей К7 и К8 подать на входы S0 и S1 сигналы «1» и «0» соответственно, - задайте режим сдвига информации вправо.

3. Нажмите клавиши 1, 2, 3, 4, чтобы с помощью ключей К1, К2, К3, К4 подать на входы А, В, С, D сигналы кода 1001 соответственно. При этом на индикаторе БИ-1 будет показано введенное значение – 9.

4. Нажмите клавишу 5, чтобы подать на вход SR сигнал «0».

5. Подайте на вход CLR сигнал «1» - запрещение сброса (регистр стал свдиговым вправо с записью 0 при сдвиге).

6. Посмотрите на результат выполнения операции – число в шестнадцатеричном коде, которое высветится на четырехразрядном индикаторе БИ-2. Если вы все правильно сделали, то должна высветиться цифра 0 и индикаторы I1, I2, I3, I4 будут выключены.

## Практическая работа №7

#### 1. Исследование счетчика.

Функциональная схема компьютерной модели стенда для исследования счетчика приведена на рисунках 1, 2.



Рис. 1. Функциональная схема стенда счетчика (1 состояние): 1, 2, 3, 4 – индикаторы разрядов выходных сигналов (1 – младший); БИ – блок индикации выходных сигналов; Space – переключатель обнуления счетчика (клавиша «пробел); Null – индикатор обнуления



Рис. 2. Функциональная схема стенда счетчика (2 состояние): 1, 2, 3, 4 – индикаторы разрядов выходных сигналов (1 – младший); БИ – блок индикации выходных сигналов; Space – переключатель обнуления счетчика (клавиша «пробел); Null – индикатор обнуления

## 2. Исследование пересчетной схемы.

Функциональная схема компьютерной модели стенда для исследования пересчетной схемы приведена на рисунках 3, 4.



Рис. 3. Функциональная схема стенда пересчетной схемы (1 состояние): 1, 2, 3, 4 – индикаторы разрядов выходных сигналов (1 – младший); БИ – блок индикации выходных сигналов; AND-1, AND-2 – логические элемтены «И»; Null – индикатор обнуления счетчика



Рис. 4. Функциональная схема стенда пересчетной схемы (2 состояние): 1, 2, 3, 4 – индикаторы разрядов выходных сигналов (1 – младший); БИ – блок

## индикации выходных сигналов; AND-1, AND-2 – логические элемтены «И»; Null – индикатор обнуления счетчика

### Задания

#### Задание 1 (счетчик)

Составьте на основе приведенной схемы счетчик с пропуском последующего значения (0, 2, 4, 5, ...).

#### Задание 2 (пересчетная схема)

На основе приведенной схемы составьте пересчетную схему, считающую до Е.

Практическая работа №8 выполняются на платформе Logisim (бесплатное свободное ПО). Например, <u>https://sourceforge.net/projects/circuit/</u>

Х

⑦ Свойства: logisim-win-2.7.1.exe

Безопасность		Подробно	Предыдущие верси
Общие		Совместимость	Archive
D	logisi	m-win-2.7.1.exe	
Тип файла:	Прило	жение (.exe)	

Рис. 1 Исполнительный файл Logisim

1. Пользуясь платформой Logisim студенту нужно нарисовать схему процессора фон-Неймановской архитектуры, указанную ниже в описании задания к Практической работе №8.

Ниже на рисунках изображены этапы формирования простейшей схемы на Logisim:

٥	Logisim:	mai	л из хо	r		_ = X			
Файл Правка	Проект Мод	целир	овать	Окно	Справка				
👆 💽 A 🕴 🖻	• ● D :	$\triangleright$							
🖉 🏟 🔝 🗄									
					· · · · · · · · · · · · · · · · · · ·				
main				· · · · · ·					
▶ Проводка ▶ Элементы		- 24	· · · · · ·	· · · · · ·		· · · · · · · ·			
Плексоры		-							
Выделение: Элемент И									
Направление	Восток								
Биты данных	1								
Размер элемента	Средний	-							
100%		:							



## Практическая работа №8

# 1. Моделирование процессора фон-Неймановской архитектуры в Logisim

В качестве пособия рекомендуется использовать следующий видеоролик: <u>https://www.youtube.com/watch?v=FgrWf\_UtS5I&ab\_channel=SergeySimonov</u>



Рис. 1 Скриншот экрана платформы Logisim



Рис. 2 Схема процессора фон-Неймановской архитектуры